Displaypanelet fremstillet af LCD-væskekrystaldisplayet anvendes i vid udstrækning i militært udstyr. Dette design vedtager Spartan-3E FPGA som hardware. LCD-skærmen 2 & TImes; 16 tegn indeholder en Sitronix ST7066U grafikkontrol til at realisere LCD-skærmens tegn eller kinesiske karakter. Skærm med fuld skærm, mobil skærm i fuld skærm og enkeltstående skærm på skærmen. Alle funktioner er implementeret i VHDL-sprog for at imødekomme LCD-skærmens krav og opnå en række displayeffekter.
På grund af sin lille størrelse, let vægt og lavt strømforbrug har LCD-LCD-skærme en bred vifte af applikationer. F.eks. Som displaypaneler til fly, tanke og skibe kan pladsen, der besættes af den originale CRT-skærm, reduceres, vægten af enheden kan reduceres, og mobiliteten kan forbedres.
Dette design bruger et tegn LCD med en integreret Si.tronix ST7066U grafisk controller på Spartan-3E udviklingskortet, som implementerer: (1) Enkelt tegn display i enhver position og fuldskærm og fuldskærm display af tegn; (2) Visning af brugerdefinerede tegn (tegn) og fuldskærmens bevægelsesvisning af individuelle tegn. Blandt dem er grafikkontrolleren [1] ansvarlig for at modtage kontrolkommandoer og data og sende den til LCD-skærmen.
1 Sitronix ST7066U Graphics Controller
Kontrolenheden har tre interne opbevaringsrum, DD RAM, CGROM og CG RAM, som skal initialiseres, før du sender data.
(1) DD RAM (display data RAM)
Tegnkoden er gemt. Fysisk har DD RAM i alt 80 tegnpositioner, hver linje har 40 tegn, men kun 16 kan vises, og de resterende 24 vises ikke. Før læsning eller skrivning skal adressetælleren initialiseres. Adressetælleren kan holdes konstant eller automatisk inkrementeret eller formindsket med 1 efter læsning eller skrivning.
(2) CG ROM (Character Generator ROM)
En skrifttypebillede indeholdende hver forudbestemt karakter.
(3) CG RAM (tegngenerator RAM)
Indeholder 8-bit brugerdefineret tegnbitmaps. Hver brugerdefineret tegnbit består af 5 punkter i 8-bit bitmaps. Den specifikke brug er den samme som DD RAM.
1.1 Interfacesignaler med FPGA
LCD og FPGA interface signaler [2] er: (1) aktiver signal LCD_E; (2) registrere vælg signal LCD_RS; (3) læs / skriv styresignal LCD_RW; (4) fire LCD-datalinjer og StrataFlash datalinje SF_D Genbrug 11: 8.
1.2 Timing Analysis
Dataværdien af SF_D 11: 8, LCD_RS, LCD_RW skal etableres og stabil mindst 40 ns før LCD_E går høj, og LCD_E forbliver høj i mindst 230 ns. I mange applikationer er LCD_RW altid lavt, fordi data normalt ikke læses fra displayet.
Som vist i figur 1 transmitteres dataene i 8-bit format og er opdelt i høje 4 bit og lave 4 bit. De første høje 4 bits og derefter de lave 4 bits har et interval på mindst 1us. En 8-bit skriveoperation har et minimumsinterval på 40 os før den næste meddelelse, og forsinkelsen skal stige til 1,64 ms efter den klare kommando.
FPGA-baseret LCD LCD Design
Figur 1 tegn LCD-grænseflade timing diagram
2 data display design
2.1 Flow Chart
Som vist i figur 2 indbefatter LCD-dataskærmen inklusiv initialisering, konfigurationsdisplay, skrive data til displayet, og den oprindelige adresse skal indstilles, før du skriver data.
FPGA-baseret LCD LCD Design
Figur 2 LCD display flow diagram
Udviklingsbrættet er 50 MHz.
